# 電阻式非揮發性8T SRAM之憶阻器相關錯誤模型化、 測試與診斷

Modeling, Testing, and Diagnosis of Memristor-Related Faults in Resistive Nonvolatile-8T SRAMs

> 李昱霆 陳詠孝 李進福 吴冠德 駱致彥 蒯定明 周永發 Yu-Ting Li, Yong-Xiao Chen, Jin-Fu Li, Kuan-Te Wu, Chih-Yen Lo, Ding-Ming Kwai, Yung-Fa Chou

# 中文摘要

電阻式非揮發性八電晶體靜態隨機存取記憶體已經被提出用以減輕靜態功率、電源關閉時保 留資料,且提供快速開機的速度。在本文中,我們定義數個針對非揮發性八電晶體靜態隨機存取 記憶體的錯誤模型化,其中包含新的憶阻器相關錯誤模型。另外提出了一類行軍式測試演算法可 涵蓋簡單的靜態隨機存取記憶體的錯誤與憶阻器相關的錯誤。在16kb之待測記憶體下,所提出的 類行軍式測試演算法與現有的方法相比雖然需要25.9%的額外測試時間,但在這些探討的錯誤模 型下可提供100%的測試涵蓋率。另外,我們亦提出類行軍式診斷測試,以區分非揮發性八電晶 體靜態隨機存取記憶體中憶阻器相關的錯誤。

#### Abstract

Resistive nonvolatile-8T (Rnv8T) static random access memory (SRAM) has been proposed to alleviate static power and preserve data in power-down mode and provide fast power-on speed. In this paper, we define several faults for the Rnv8T SRAM including new memristor-related fault models. Also, a March-like test algorithm which can cover simple SRAM faults and defined memristor-related faults are proposed. Considering 16kb memory under test, the proposed March-like test needs 25.9% test time overhead as compare with existing test algorithm, but provides 100% fault coverage on the targeted faults. Furthermore, we also propose a March-like diagnosis test for distinguishing memristor-related faults of Rnv8T SRAMs.

## 關鍵詞(Key Words)

憶阻器 (Memristor) 非揮發性靜態隨機存取記憶體 (Nonvolatile SRAM) 錯誤模型化 (Fault model) 測試演算法 (Test algorithm) 行軍式測試 (March test)

# 1 · 前言

對於移動或可穿戴的電子設備,減少待機 功耗是很重要的。常見減少待機功耗的做法之 一,可利用非揮發性記憶體在電源關閉前保存 資料,然後將電源關閉。需要使用時可開機回 復到常規模式。為了進一步提升效能,將非揮 發性元件整合至SRAM能夠結合非揮發性元件 的非揮發性與SRAM快速存取的優點[1]、[2]。 由於與CMOS的製程相容性高,電阻式非揮發

性元件被視為是一個好的候選者[3]-[9]。許多 電阻式非揮發性SRAM已經被提出[1]. [10]-[14]。該記憶體細胞包含了一個SRAM細胞 與電阻式非揮發性(憶阻器)元件。其中,又以 電阻式非揮發性八電晶體(Resistive nonvolatile 8T, Rnv8T) SRAM能提供較多的優點。

Rnv8T SRAM的測試應考慮憶阻器相關的 錯誤模型。憶阻器記憶體的瑕疵分析和錯誤模 型化在[15]、[16]、[19]被討論。文獻[17]針對 交叉結構的憶阻器提出利用潛行路徑的測試方 法。然而,用於SRAM與憶阻器記憶體的錯誤 模型與測試方法並不能直接用於Rnv8T SRAM。在文獻[18]中,有針對Rnv8T SRAM進 行瑕疵分析的調查,並提出測試演算法。然而, 該文獻僅探討後段製程(Back end of line, BEOL)的瑕疵, 且測試演算法不能完全涵蓋 SRAM的藕合錯誤。在本文中,我們考慮可能 的電氣瑕疵進行分析,並定義Rnv8T SRAM中 憶阳器相關的錯誤模型,其中提出兩種新型憶 阻器相關錯誤模型。然後,我們提出測試演算 法以涵蓋簡單的SRAM與所定義的錯誤模型。 同時亦提出診斷演算法,以區分Rnv8T SRAM 中憶阻器相關的錯誤。而所提出之測試演算法 雖然需要付出額外的測試時間,但可以提高憶 阻器相關錯誤及簡單SRAM錯誤之錯誤涵蓋率 來間接提高測試品質。

這篇論文的編排如下:第二節簡述億阻器 的特性以及Rnv8T SRAM;第三節說明所定義 的憶阻器相關的錯誤;第四節描述我們所提出 的測試與診斷演算法;第五節顯示模擬與分析 結果;最後總結本文。

## 2 · 背景

### 2.1 憶阻器(Memristor)

憶阻器是一個阻值會隨累積電荷改變的電 阻[20]·[21]。而易阻器的特性可以用下列的公 式來表示:

$$d\phi = M(q) \times dq$$
$$v(t) = M(q) \times i(t)$$

其中·ψ、M、q、v、i分別代表通量、憶阻器 阻值、電荷、憶阻器跨壓與流經電流。該憶阻 器的電阻值由兩端點的跨壓與供應的時間長度 的決定。根據憶阻器的特性,一個理想的憶阻 器可以用兩個串聯的電阻當作模型,如圖1所 示。假設憶阻器的厚度為D。憶阻器包含了厚 度為w的參雜電阻與厚度為(D-w)的未參雜電 阻。兩區域的邊界會根據憶阻器兩端點的跨壓 與跨壓提供的時間,因參雜物的漂移而改變。 因此,憶阻器的電阻值可以用下列式子表示 [21]-[23]:

$$R_{mem} = R_{on}X + R_{off}(1 - X)$$
$$X = \frac{w(t)}{D} \in (1,0)$$
$$\frac{dw(t)}{dt} = \mu_v \frac{R_{on}}{D}i(t)$$

其中·R<sub>mem</sub>代表憶阻器電阻值;R<sub>on</sub>和R<sub>off</sub>分別 代表億阻器完全參雜與完全未參雜的電阻值; X代表參雜區域對憶阻器厚度的比例;μ<sub>ν</sub>代表參 雜物的移動率。



圖1 憶阻器之電阻模型 [21]

# 2.2 電阻式非揮發性八電晶體靜態隨機存取記 憶體(Rnv8T SRAM)之細胞

圖2所示為一Rnv8T SRAM之細胞,其中包 含了一個六電晶體的靜態隨機存取記憶體、兩 個憶阻器(R<sub>L</sub>與R<sub>R</sub>)與兩個提供給憶阻器使用之 存取電晶體(M<sub>2</sub>與M<sub>3</sub>)。該記憶體細胞有四種功 能性操作:讀、寫、儲存、還原四種操作。讀 寫操作與一般6T SRAM相同。儲存操作可以將 6T SRAM細胞中的資料寫入管阻器中。還原操 作可將憶阻器的資料寫入至6T SRAM的細胞 中。因此,Rnv8T SRAM在正常模式下可如同 6T SRAM進行存取。在進入待機模式之前, Rnv8T SRAM細胞會執行儲存操作,將6T SRAM細胞中的資料寫入至憶阻器。然後,該 記憶體的供應電壓可以關閉,如此一來該記憶 體不會有靜態功率消耗。接著,如果供應電壓 被打開,Rnv8T SRAM細胞會執行還原操作, 將儲存在憶阻器的資料寫入至6T SRAM的細 胞。然後,該記憶體可以操作在正常模式。一 般來說,為了要減少額外的時間,儲存與還原



圖2 電阻式非揮發性八電晶體靜態隨機存取記憶體 之細胞結構 [1]

操作是以區塊的方式平行執行。

表1總結了Rnv8T SRAM細胞在不同操作 被執行的偏壓條件[1]。若執行寫的動作時,WL 與SWL會升至V<sub>DD</sub>,M<sub>2</sub>與M<sub>3</sub>會導通以提供平行 寫入的路徑提升寫入邊界。若執行讀的動作 時,WL會升至V<sub>DD</sub>而SWL會降為V<sub>SS</sub>,以增加讀 取穩定度。

當執行儲存動作時 ·WL會降為 $V_{SS}$ 而SWL 會升至 $V_{DD}$ ·將存於SRAM細胞內的資料寫至憶 阻器中 · 而儲存動作可以分為兩個階段 : Store-set與Store-reset。當Store-set執行時 · BL 與BLB均會升至 $V_{DD}$ 。反之 · 當Store-reset執行 時 · BL與BLB均會降至 $V_{SS}$ 。若SRAM的資料為 1時 · 在Store-set時會因電流由BLB流向F · 使得  $R_R$ 的電阻變成 $R_{on}$ 。在Store-reset時會因電流由T 流向BL · 使得 $R_L$ 的電阻變成Roff。若SRAM的 資料為0時 · 在Store-set與Store-reset時 · 分別使 得 $R_L$ 與 $R_R$ 的電阻會被改變為 $R_{on}$ 與 $R_{off}$ 。

當執行還原動作時 ·WL會降為V<sub>ss</sub>而SWL會升 至VDD ·BL與BLB會降至V<sub>ss</sub>以清除在T/F兩點 的殘存電荷使兩點等電位。接著 ·細胞陣列的 供應電壓被提升 ·T/F兩點會藉由PMOS充電。 由於R<sub>L</sub>與R<sub>R</sub>電阻不同 ·在電源打開的過程T/F 兩點的放電速度不同 ·使得T/F兩點會有電壓 差。當憶阻器為低(高)阻抗時,可提供大(小) 的放電電流,造成較低(高)的節點電壓。因此 當憶阻器的電阻值被改變為R<sub>on</sub>(R<sub>off</sub>)時,憶阻器 的狀態可視為邏輯0(邏輯1)。

表1 Rnv8T SRAM不同操作之偏壓條件

| Operation   | WL              | SWL             | BL              | BLB             |
|-------------|-----------------|-----------------|-----------------|-----------------|
| Write       | V <sub>DD</sub> | V <sub>DD</sub> | -               | -               |
| Read        | $V_{DD}$        | V <sub>SS</sub> | -               | -               |
| Store-set   | V <sub>SS</sub> | V <sub>DD</sub> | V <sub>DD</sub> | V <sub>DD</sub> |
| Store-reset | V <sub>SS</sub> | V <sub>DD</sub> | V <sub>SS</sub> | V <sub>SS</sub> |
| Restore     | V <sub>SS</sub> | V <sub>DD</sub> | V <sub>SS</sub> | V <sub>SS</sub> |

## 3 · 細胞層級錯誤模型

### 3.1 電氣瑕疵與模擬模型

在驗證的錯誤模型的錯誤行為部分,我們 使用電路層級模擬器(Hspice)並注入下列瑕 疵。1) 電源短路:表示有不必要的阻抗出現在 電路節點及V<sub>DD</sub>或V<sub>SS</sub>之間。2) 節點短路:表示 有不必要的阻抗出現在兩個電路節點之間。3) 電晶體導通:不論給定任何控制訊號,電晶體皆 保持導通狀態,在此我們將NMOS (PMOS)之閘 極接至V<sub>DD</sub>(V<sub>SS</sub>)以模擬電晶體導通。4) 電晶體 開路:不論給定任何控制訊號,電晶體皆保持開 路狀態,在此我們將NMOS (PMOS)之閘極接至 V<sub>SS</sub>(V<sub>DD</sub>)以模擬電晶體開路。



#### 圖3 HSPICE之模擬模型

圖3所示為Hspice之模擬模型,在此論文中,我們使用之憶阻器行為模型發表於[23], 此行為模型包含了憶阻器之臨界電壓限制可使 此模型更加接近真實雙極性憶阻器之特性。我 們使用-128x2之Rnv8T SRAM陣列加上電容 負載於WL及SWL來模擬128x32之Rnv8T SRAM陣列。在此分別使用128個Rnv8T SRAM 模擬於兩行,理由為在執行儲存及還原動作時

整個記憶體區塊會同時進行動作,因此,當執 行儲存及還原動作時,所有SWL將通時開啟, 此時BL及BLB之負載將與憶阻器之阻值相關。 我們使用之R<sub>on</sub>及R<sub>off</sub>阻值為10KΩ及100KΩ。 表2 對於Rnv8T SRAM細胞可能的瑕疵

| Name            | Defect                    | Symmetric<br>Defect       |  |  |  |  |
|-----------------|---------------------------|---------------------------|--|--|--|--|
| D <sub>0</sub>  | M <sub>2</sub> stuck-on   | M <sub>3</sub> stuck-on   |  |  |  |  |
| D <sub>1</sub>  | M <sub>2</sub> stuck-open | M <sub>3</sub> stuck-open |  |  |  |  |
| R <sub>S0</sub> | RT-V <sub>DD</sub> short  | $RF-V_{DD}$ short         |  |  |  |  |
| R <sub>S1</sub> | RT-V <sub>SS</sub> short  | RF-V <sub>SS</sub> short  |  |  |  |  |
| R <sub>S2</sub> | SWL-V <sub>DD</sub> short |                           |  |  |  |  |
| R <sub>S3</sub> | SWL-V <sub>SS</sub> short |                           |  |  |  |  |
| R <sub>O0</sub> | T-R <sub>L</sub> open     | F-R <sub>R</sub> open     |  |  |  |  |
| R <sub>01</sub> | RT-R <sub>L</sub> open    | RF-R <sub>R</sub> open    |  |  |  |  |
| R <sub>B0</sub> | RT-T bridge               | RF-F bridge               |  |  |  |  |
| R <sub>B1</sub> | RT-R <sub>L</sub> bridge  | RF-R <sub>R</sub> bridge  |  |  |  |  |
| R <sub>B2</sub> | RT-T bridge               | RF-F bridge               |  |  |  |  |
| R <sub>B3</sub> | RT-F bridge               | RF-T bridge               |  |  |  |  |
| R <sub>B4</sub> | RT-BL bridge              | RF-BLB bridge             |  |  |  |  |
| R <sub>B5</sub> | RT-BLB bridge             | RF-WL bridge              |  |  |  |  |
| R <sub>B6</sub> | RT-WL bridge              | RF-SWL bridge             |  |  |  |  |
| R <sub>B7</sub> | RT-SWL bridge             | SWL-BLB bridge            |  |  |  |  |
| R <sub>B8</sub> | SWL-T bridge              | SWL-F bridge              |  |  |  |  |
| R <sub>B9</sub> | SWL-WL bridge             |                           |  |  |  |  |

表2彙整了模擬之瑕疵。可能發生於傳統 SRAM並造成錯誤之瑕疵不在此處討論。如圖2 所示·Rnv8T SRAM為對稱之架構·因此·列 於右方欄位的對稱性瑕疵無另外進行模擬。列 於表2中之部分瑕疵已被模擬及分析於文獻 [18]·但僅考慮後段製程所產生之瑕疵。因此· 在此論文中·我們考慮了更加完整之瑕疵來分 析與憶阻器相關之錯誤行為。

3.2 電氣錯誤模型

在此段落中,我們使用圖2所示之Rnv8T SRAM來定義電阻性非揮發性靜態隨機存取式 記憶體之憶阻器相關錯誤模型。在此使用x及y來表示儲存於SRAM的資料(T,F)以及憶阻器 ( $R_L$ , $R_R$ ),若(T,F)=(0,1)或(1,0)則x=0或x=1。若 ( $R_L$ , $R_R$ )=(0,1)或(1,0)則y=0或y=1。

# 3.2.1 憶阻器固定型錯誤 (Memristor Stuck-at Fault, MSAF)

若 SRAM 再執行 restore-y的動作之後 x 值 恆 為 k · 並且 k  $\in$  {0,1} 則稱此 Rnv8T SRAM 發生 MSAF[18]。 MSAF 可 被 分 為 MSA0F 以 及 MSA1F。兩種可能的瑕疵會造成MSAF‧第一 種為會造成憶阻器之等效阻值會恆大於另一端 之憶阻器之瑕疵‧例如一電阻性開路瑕疵發生 於節點T及憶阻器RL之間(等同於表二之Roo)‧ 若此瑕疵之阻值大於Roff則會發生MSA1F。相反 的若有電阻式節點短路瑕疵發生於節點T及節 點 RT之間(等同於表二之Rbo)‧則會造成 MSA0F‧原因為若Rbo之阻值小於Ron則會造成 節點T及RT之間的等效組直恆小於R<sub>R</sub>。

3.2.2 儲存延遲錯誤(Slow Store Fault, SSF)

若一Rnv8T SRAM執行store-x動作時在定 義的儲時時間內無法將憶阻器轉變至目標阻值 則稱此Rnv8T SRAM發生SSF[18]。例如,一電 阻式開路瑕疵存在於節點T及憶阻器RL之間 (Roo),造成在執行儲存動作時憶阻器之跨壓小 於應有之電壓值使得憶阻器RL之阻值發生偏 差,導致執行還原動作時無法還原正確的值回 到SRAM。SSF可被分為SSOF以及SS1F。若一 Rnv8T SRAM發生SSF時,成功的儲存動作依然 能夠儲存正確的值進入到憶阻器,原因在於憶 阻器的阻值與執行儲存動作時的操作時間及憶 阻器跨壓有關。

# 3.2.3 破壞性儲存錯誤(Store Destructive Fault, SDF)

若一Rnv8T SRAM執行 store-x動作時 · SRAM的資料發生翻轉的狀況 · 則稱此Rnv8T SRAM發生SDF。例如若有一電阻性節點短路瑕 疵存在於節點T及節點RT之間且此瑕疵之阻值 小於一特定值(在我們的電路模擬中<9KΩ) · 造 成節點T在執行儲存動作時的電壓小於應有之 值導致SRAM之資料發生翻轉的情況。SDF在 x=0及x=1時可被分為SD0F及SD1F。圖4所示為 當瑕疵R<sub>B0</sub>發生於Rnv8T SRAM時之模擬波型樣 本 · SWLE表示SWL批准之訊號 · R<sub>L</sub>及R<sub>R</sub>表示憶 阻器R<sub>L</sub>及R<sub>R</sub>之阻值。如波型所示 · write-1動作 先將資料1寫入SRAM之中使得T=1。緊接著執行 store-1之動作 · 由於瑕疵存在之關係 · SRAM的 資料在執行store-reset動作時發生翻轉(T=0)。



3.2.4 憶阻器干擾讀取錯誤 (Memristor Disturb Read Fault, MDRF)

若一Rnv8T SRAM執行read-x動作時回傳 錯誤的值,此時在相同行內之另一Rnv8T SRAM細胞之SRAM及憶阻器之資料皆為x',則 稱此Rnv8T SRAM發生MDRF。MDRF可被區分 為MDR0F及MDR1F。假設在k行中之一Rnv8T SRAM細胞(cell<sub>i</sub>)發生M2電晶體開路瑕疵(D<sub>0</sub>) 且存於此細胞之SRAM及憶阻器資料皆為0 (R<sub>L</sub>=R<sub>on</sub>·R<sub>R</sub>=R<sub>off</sub>)·若相同k行之中的另一Rnv8T SRAM細胞(cell<sub>i</sub>)執行read-1動作,則此動作將 回傳錯誤之資料,因此稱cell<sub>i</sub>發生MDR1F。

圖5所示為一MDRF之模擬波型樣本,我們 在位址A0之細胞注入 $M_2$ 電晶體導通 $(D_0)$ 之瑕 疵。T<sub>0</sub>及T<sub>1</sub>表示儲存於位址A0及A1的SRAM之 資料,R<sub>0L</sub>表示在為址A0之憶阻器 $R_L$ 之阻值, 存於位址A0億阻器之初始資料為0  $(R_{L=}R_{on}, R_{R}=R_{off})$ 。如波型所示,write-0及write-1動作先 將資料0及資料1寫入位址A0及A1之SRAM中, 接著執行read-0及read-1動作至位址A0及A1,可 以看出read-0動作可以正確地讀出位址A0之資 料 $(D_{out}=0)$ ,但緊接著在位址A1的read-1動作卻 無法讀出正確的資料 $(D_{out}$ 依舊為0無改變),原 因為當位址A1執行read-1動作時,BL及BLB將 被預先充電(precharge)至 $V_{DD}$ ,接著WL開啟之 後,在一般情況下,由於節點T及節點F之值為1 及0,BL會維持在VDD,BLB會被放電至0,但 由於M<sub>2</sub>電晶體導通之瑕疵·BL也經由A0的節點 T同時放電 · 由於BL及BLB同時放電 · 讀出之 資料將發生錯誤 · 在此例子中 · 執行於位址A1 之read-1動作讀出的資料為0。





# 4 · 類行軍式測試

4.1 測試演算法

由於Rnv8T SRAM由6電晶體SRAM及憶阻 器組成,故在測試時,SRAM相關之錯誤及所 定義之錯誤都需要列入考慮。因此,我們結合 了所定義之錯誤之測試需求以及現存測試 SRAM相關錯誤之類型軍式演算法,提出了一 個類型軍式測試March CM來涵蓋SRAM相關的 錯誤以及定義之憶阻器相關錯誤。

$$\begin{cases} (\label{eq:even} (w0); \label{eq:even} (w1); (store); \\ \label{even} (w1); \label{even} (w0); (store); )^n \\ \label{even} (w0); \hlappi (r0, w1); \hlappi _{even} (r1, w0); (store); \\ \hlaphi _{odd} (r1, w0); \label{even} (r0); (poff); \\ (restore); \label{even} (r1); \label{even} (r0); \\ \label{even} (w0); \label{even} (r0, w1); \label{even} (r0); \\ \label{even} (w0); \label{even} (r1, w0); \label{even} (r0); (store); \\ \label{even} (w0); \label{even} (r1, w0); \label{even} (r0); \\ \label{even} (w0); \label{even} (r1, w0); \label{even} (r0); \\ \label{even} (w0); \label{even$$

在此rk以及wk表示一個read-k及write-k動作且 k=0或1。Store、restore及poff動作為一次執行 於所有的細胞之動作。↑、↓及\$表示位址序列為遞 增順序、遞減順序及皆可。↑even表示於偶數位址之遞

增順序(0,2,4,6,...,N-2)·↑<sub>odd</sub>表示於奇數為址之遞增 順序(1,3,5,7,...,N-1)。相反的、↓<sub>even</sub>及↓<sub>odd</sub>表示於偶 數及奇數位址之遞減順序。

March CM由自我組成(self-forming)序列 開始·此n次的寫入及儲存動作可解決過度組成 (over-forming)問題並且可將憶阻器之組值調整 在工作區間內[23],而n之次數需經由憶阻器之 物理特性來決定。其中的測試元素(test element)  $(r_0,w_1) \land (r_{even}(r_1,w_0) \land (r_{odd}(r_1,w_0)) \land$ ↓(r0,w1)、↓<sub>odd</sub> (r1,w0)及↓<sub>even</sub>(r1,w0)用於觸發等冪耦 合錯誤(Idempotent coupling fault),反向耦合錯 誤 (Inversion coupling fault) 及狀態耦合錯誤 (State coupling fault)之測試元素。在奇數及偶 數位址之測試元素可產生棋盤式(checkerboard) ]測式向量(test pattern)在此用於觸發及偵測 MDRF。在↑(r0,w1)中之w1及↑<sub>even</sub>(r1,w0)之w0動作 可將SRAM之初始值設至棋盤式向量(010101...) 而接續之(store)動作可以觸發位於偶數位址之 MSA1F、SS0F及SD1F與奇數位址之MSA0F、 SS1F及SD0F。接下來的(poff)及(restore)動作可 將憶阻器之資料回復到SRAM細胞中。因此, \$odd (r1) 可觀測到位於奇數位址之MSA0F、 SS1F、 SD0F 及 MDR1F 的 錯 誤 現 象 (fault effect)。 \$even(r0)可以觀測到位於偶數位址之 MSA1F、SS0F、SD1F及MDR0F的錯誤現象。 相同的,位於偶數位址之MSA0F、SS1F、SD0F 及MDR1F與位於奇數位址之MSA1F、SS0F、 SD1F及MDR0F可經由↓(r0,w1)、↓<sub>odd</sub>(r1,w0)、 (store)、(poff)、(restore)、\$<sub>even</sub>(r1)及 \$<sub>odd</sub>(r0)測試元 素來偵測。

4.2 診斷演算法

針對憶阻器相關之錯誤(MSAF·SSF·SDF 及MDRF)之診斷演算法表示於下方。



表4表示為針對憶阻器相關錯誤的診斷演算法 之錯誤辭典·表內之e及o表示在偶數位址及奇 數位址之錯誤現象可經由診斷演算法之read動 作觀察· $E_0 \cong E_{15}$ 表示於診斷演算法中的各個 read動作( $E_0$ 表示第1個read動作· $E_1$ 表示第2個 read動作·依此類推)。

為了要區分MASF及SSF·對於相同資料之 儲存動作須執行兩次。SSOF及SS1F會造成在執 行第一次儲存動作時的資料固定於原始之值並 可經由E<sub>2</sub>·E<sub>3</sub>·E<sub>10</sub>及E<sub>11</sub>觀察錯誤現象。在第二 次儲存動作執行之後、發生SSOF及SS1F之錯誤 細胞之憶阻器可被操作至正確之狀態而發生 MSAF之資料依舊被固定於錯誤之狀態。SDF部 分可經由儲存動作之後之read動作(E<sub>0</sub>·E1·E8 及E9)來偵測。在MDRF部分,經由棋盤式資料 之所有read動作皆可觀察到MDRF之現象。

| 錯誤型態  | E <sub>0</sub> | E <sub>1</sub> | $E_2$ | E <sub>3</sub> | E <sub>4</sub> | E <sub>5</sub> | E <sub>6</sub> | E <sub>7</sub> | E <sub>8</sub> | E9 | E10 | E <sub>11</sub> | E <sub>12</sub> | E <sub>13</sub> | E <sub>14</sub> | E <sub>15</sub> |
|-------|----------------|----------------|-------|----------------|----------------|----------------|----------------|----------------|----------------|----|-----|-----------------|-----------------|-----------------|-----------------|-----------------|
| MSA0F | 0              | 0              | 0     | 0              | 0              | 0              | 0              | 0              | 0              | 0  | e   | 0               | 0               | 0               | e               | 0               |
| MSA1F | 0              | 0              | e     | 0              | 0              | 0              | e              | 0              | 0              | 0  | 0   | 0               | 0               | 0               | 0               | 0               |
| SS0F  | 0              | 0              | e     | 0              | 0              | 0              | 0              | 0              | 0              | 0  | 0   | 0               | 0               | 0               | 0               | 0               |
| SS1F  | 0              | 0              | 0     | 0              | 0              | 0              | 0              | 0              | 0              | 0  | e   | 0               | 0               | 0               | 0               | 0               |
| SD0F  | 0              | 0              | 0     | 0              | 0              | 0              | 0              | 0              | e              | 0  | e   | 0               | 0               | 0               | e               | 0               |
| SD1F  | e              | 0              | e     | 0              | 0              | 0              | e              | 0              | 0              | 0  | 0   | 0               | 0               | 0               | 0               | ο               |
| MDR0F | e              | 0              | e     | 0              | e              | 0              | e              | 0              | 0              | 0  | 0   | 0               | 0               | 0               | 0               | 0               |
| MDR1F | 0              | 0              | 0     | 0              | 0              | 0              | 0              | 0              | e              | 0  | e   | 0               | e               | 0               | e               | 0               |

表4 診斷演算法之錯誤辭典 (e: even; o: odd)

# 5·實驗結果與分析

表5 測試演算法之錯誤涵蓋率比較

一般而言、March C-演算法常被用來測試 簡單SRAM之錯誤,然而,此演算法在Rnv8T SRAM中僅可涵蓋小部分憶阻器相關之錯誤, 因此我們比較了可偵測憶阻器相關錯誤之演算 法March CM以及[18]所提出之演算法。表5彙整 了此兩個演算法於定義之錯誤及簡單SRAM之 錯誤之錯誤涵蓋率。[18]之演算法包含 $\uparrow$ (r0,w1) 及 $\downarrow$ (r1,w0),僅可涵蓋半數之inversion coupling faults (CF<sub>in</sub>)及 idempotent coupling faults (CF<sub>id</sub>)。另外,[18]之演算法並未輸入棋盤式資 料,故MDRF無法被完全偵測。

| 仝共 言巳            | 測試演算法   |          |  |  |  |  |
|------------------|---------|----------|--|--|--|--|
| <b></b>          | [18]    | March CM |  |  |  |  |
| SAF              | 100%    | 100%     |  |  |  |  |
| CF <sub>st</sub> | 100%    | 100%     |  |  |  |  |
| CF <sub>id</sub> | 50%     | 100%     |  |  |  |  |
| CFin             | 50%     | 100%     |  |  |  |  |
| MSAF             | 100%    | 100%     |  |  |  |  |
| SSF              | 100%    | 100%     |  |  |  |  |
| SDF              | 100%    | 100%     |  |  |  |  |
| MDRF             | 96.875% | 100%     |  |  |  |  |

考慮16K-位元、32K-位元及64K-位元之待測 Rnv8T SRAM。圖6所示為[18]、March C-及 March CM之測試時間比較結果。在此我們假設 read/write、儲存、回復、及power off之時間為 3.5ns、31.5ns、5ns、及20ns。在此self-forming 序列之時間不包含於測試時間的計算之內。如 圖所示·[18]演算法之測試時間接近於March C-之測試時間。然而,[18]之演算法僅能涵蓋部 分之憶阻器相關錯誤及SRAM相關錯誤。而 March CM需要比較長的測試時間,但可提供 100%之憶阻器相關錯誤及簡單SRAM錯誤之錯 誤涵蓋率。然而,提高錯誤涵高率可以較低的

圖7為提出之診斷演算法在不同記憶體配 置下之測試時間,由圖可以看出所需之測試時 間隨著記憶體之大小成長。









### 5・結論

在本文中,我們針對Rnv8T SRAM定義了 憶阻器相關的錯誤模型其中包含新的憶阻器相 關錯誤模型,同時再考慮了電氣瑕疵使用電路 模擬工具HSPICE驗證定義的錯誤模型之行 為。我們亦提出測試演算法以涵蓋所定義的憶 阻器相關錯誤與簡單的靜態隨機存取記憶體的 錯誤。在16kb之待測記憶體下,所提出的測試 與現有的技術相比雖需要25.9%的額外測試時 間,但在這些探討的錯誤模型下可提供100%的 錯誤涵蓋率。

#### 參考文獻

 P.-F. Chiu, M.-F. Chang, C.-W. Wu, C.-H. Chuang, S.-S. Sheu, Y.-S. Chen, and M.-J. Tsai, "Low store energy, low VDDmin,

成本間接的提高測試品質

8T2R nonvolatile latch and SRAM with vertical-stacked resistive memory (memristor) devices for low power mobile applications," *IEEE Jour. of Solid-State Circuits*, vol. 47, no. 6, pp. 1483–1496, June 2012.

- [2] C. E. Herdt, "Nonvolatile SRAM-the next generation," in *Nonvolatile Memory Technology Review*, 1993, pp. 28-31.
- [3] H.-S. P. Wong, H.-F. Lee, S. Yu, Y.-S. Chen, Y. Wu, P.-S. Chen, B. Lee, F.-T. Chen, and M.-J. Tsai, "Metal-oxide RRAM," *Proceedings of the IEEE*, vol. 100, no. 6, pp. 1951–1970, May 2012.
- [4] C. Xu, X. Dong, N. P. Jouppi, and Y. Xie, "Design implications of memristor-based RRAM cross-point structures," in *Proc. Conf. Design, Automation, and Test in Europe (DATE)*, 2011, pp. 1–6.
- [5] Y.-Y. Liauw, Z. Zhang, W. Kim, A. E. Gamal, and S. S. Wong, "Nonvolatile 3D-FPGA with monolithically stacked RRAM-based configuration memory," in *Proc. IEEE Int'l Solid-State Cir. Conf.* (ISSCC), 2012, pp. 406-408.
- [6] W. Fei, H. Yu, W. Zhang, and K.-S. Yeo, "Design exploration of hybrid CMOS and memristor circuit by new modified nodal analysis," *IEEE Trans. on VLSI Systems*, vol. 20, no. 6, pp. 1012–1025, May 2011.
- [7] S.-S. Sheu, M.-F. Chang, K.-F. Lin, C.-W. Wu, Y.-S. Chen, P.-F. Chiu, C.-C. Kuo, Y.-S. Yang, P.-C. Chiang, W.-P. Lin, C.-H. Lin, H.-Y. Lee, P.-Y. Gu, S.-M. W. an F.-T. Chen, K.-L. Su, C.-H. Lien, K.-H. Cheng, H.-T. Wu, T.-K. Ku, M.-J. Kao, and M.-J. Tsai, "A 4Mb embedded SLC resistive-RAM macro with 7.2ns read-write random-access time and 160ns MLC-access capability," in Proc. IEEE Int'l Solid-State Cir. Conf. (ISSCC), 2011, pp. 200–202.
- [8] A. Chen, M. Meneghini, D. V. Blerkom, F. Schanovsky, and T. Shaw, "Mechanisms and performance of metal oxide resistive RAM (RRAM)," in *Proc. IEEE Int'l Integrated Reliability Workshop (IRW)*, 2013, pp. 187–189.
- [9] B. Mohammad, D. Homouz, and H. Elgabra, "Robust hybrid memristor-CMOS memory: modeling and design," *IEEE Trans. on VLSI Systems*, vol. 21, no. 11, pp. 2069–2079, June 2013.
- [10] P.-F. Chiu, M.-F. Chang, S.-S. Sheu, K.-F. Lin, P.-C. Chiang, C.-W. Wu, W.-P. Lin, C.-H. Lin, C.-C. Hsu, F.-T. Chen, K.-L. Su, M.-J. Kao, and M.-J. Tsai, "A low store

energy, low VDDmin, nonvolatile 8T2R SRAM with 3D stacked RRAM devices for low power mobile applications," in *Proc. IEEE Symp. VLSI Circuits (VLSIC)*, 2010, pp. 229–230.

- [11] W. Wei, K. Namba, J. Han, and F. Lombardi, "Design of a nonvolatile 7T1R SRAM cell for instant-on operation," *IEEE Transactions on Nanotechnology*, vol. 13, no. 5, pp. 905–916, Sept. 2014.
- [12] S. Yamamoto, Y. Shuto, and S. Sugahara, "Nonvolatile SRAM (NVSRAM) using functional MOSFET merged with resistive switching devices," in *Proc. IEEE Custom Integrated Circuits Conference (CICC)*, 2009, pp. 531-534.
- [13] S.-S. Sheu, C.-C. Kuo, M.-F. Chang, P.-L. Tseng, C.-S. Lin, M.-C. Wang, C.-H. Lin, W.-P. Lin, T.-K. Chien, S.-H. Lee, S.-C. Liu, H.-Y. Lee, P.-S. Chen, Y.-S. Chen, C.-C. Hsu, F.-T. Chen, K.-L. Su, T.-K. Ku, M.-J. Tsai, and M.-J. Kao, "A ReRAM integrated 7T2R non-volatile SRAM for normally-off computing application," in *Proc. IEEE Asian Solid-State Circuits Conference (A-SSCC)*, 2013, pp. 245–248.
- [14] S. Hamdioui and A. J. van de Goor, "An experimental analysis of spot defects in SRAMs: realistic fault models and tests," in *IEEE Asian Test Symp. (ATS)*, 2000, pp. 131–138.
- [15] N. Z. Haron and S. Hamdioui, "On defect-oriented testing for hybrid CMOS/memristor memory," in *IEEE Asian Test Symp. (ATS)*, 2011, pp. 353–358.
- [16] —, "DfT shemes for resistive open defects in RRAMs," in Proc. Conf. Design, Automation, and Test in Europe (DATE), 2012, pp. 799-804.
- [17] S. Kannan, J. Rajendran, R. Karri, and O. Sinaoglu, "Sneak-path testing of crossbar-based nonvolatile random access memories," *IEEE Trans. on Nanotech.*, vol. 12, no. 3, pp. 413–426, May 2013.
- [18] B.-C. Bai, K.-L. Luo, C.-A. Chen, Y.-W. Chen, H. W. M, C.-L. Hsu, L.-C. Cheng, and J. C.-M. Li, "Back-end-of-line-defect analysis for Rnv8T nonvolatile SRAM," in *IEEE Asian Test Symp. (ATS)*, 2013, pp. 123-127.
- [19] S. Kannan, R. Karri, and O. Sinaoglu, "Sneak path testing and fault modeling for mutilevel memristor-based memories," in *Proc. Int'l Conf. Comput. Des. (ICCD)*, 2013, pp. 215-220.
- [20] L. O. Chua, "Memristor-the missing circuit

element," *IEEE Trans. Circuit Theory*, vol. 18, no. 5, pp. 507–519, Sept. 1971.

- [21] D. B. Strukov, G. S. Snider, D. R. Stewart, and R. S. Williams, "The missing memristor found," *Nature*, vol. 453, no. 7191, pp. 80-83, May 2008.
- [22] D. Biolek, Z. Biolek, and V. Biolkova, "SPICE modeling of memristive, memcapacitative and meminductive systems," in Prof. European Conference on Circuit Theory and Design (ECCTD), 2009, pp. 249-252.
- [23] D. Biolek, M. D. Ventra, and Y. V. Pershin, "Reliable SPICE simulations of memristors, memcapacitors and meminductors," *Radioengineering*, vol. 22, no. 4, pp. 945-968, 2013.
- [24] H.-C. Shih, C.-Y. Chen, C.-W. Wu, C.-H. Lin, and S.-S. Sheu, "Training-based forming process for RRAM yield improvement," in *Proc. IEEE VLSI Test* Symp. (VTS), May 2011, pp. 146–151.

## 作者簡介

#### 李昱霆



國立中央大學/電機工程學系/ 碩士生。研究專長為非揮發性 靜態隨機存取式記憶體測試 及診斷。

E-mail:y865507@hotmail.com

陳詠孝



國立中央大學/電機工程學系/ 博士生。研究專長新興非揮發 性記憶體測試與三維積體電 路測試。 <u>E-mail:</u>

995401003@cc.ncu.edu.tw

吳冠德



資訊與通訊研究所 / 設計自 動化技術組 / 實習生。國立中 央大學電機系博士生。研究專 長為三維記憶體之測試與修 復。

E-mail:itri451596@itri.org.tw

#### 李進福



國立中央大學/電機工程學系/ 教授兼系主任。國立清華大學 電機系博士。研究專長數位積 體電路與記憶體設計與測試。 <u>E-mail:jfli@ee.ncu.edu.tw</u>

駱致彥



資訊與通訊研究所 / 設計自 動化技術組 / 工程師。國立清 華大學電機系博士。研究專長 為三維堆疊式系統晶片之可 測試電路設計與記憶體測試 與修復。

E-mail:chihyenlo@itri.org.tw



資訊與通訊研究所/設計自 動化技術組/技術組長。加州 大學聖塔芭芭拉分校電機與 計算機工程學系博士。研究專 長為三維整合、平行處理與記 憶體設計。

E-mail: dmkwai@itri.org.tw



資訊與通訊研究所/設計自 動化技術組/技術組長。國立 清華大學電機系博士。研究專 長為記憶體與數位積體電路 的設計與測試。

E-mail: yfchou@itri.org.tw

108 ICT Journal