您的瀏覽器不支援JavaScript語法,但是並不影響您獲取本網站的內容。

技術探索

5G行動通訊之毫米波相位陣列天線系統

中文摘要

  隨著行動通訊快速的發展,手持裝置對多媒體資訊的傳輸需求日漸增加,目前第四代行動通訊系統已經在許多國家建置。然而,隨著劇增的無線裝置與服務,即使在第四代行動通訊系統,仍有許多的挑戰無法克服,比如頻譜問題。因此,各國的專家開始第五代行動通訊系統的研究,預期在2020年後商轉。在第五代行動通訊中,其中一個重要的技術就是毫米波通訊系統。本論文中,我們設計並實現毫米波相位陣列天線系統,此系統操作在11GHz頻帶,射頻頻寬250MHz,傳輸距離可達200公尺,達到1Gbps的下行傳輸速率,此外,也探討各種相位陣列天線系統的架構跟設計考量。

Abstract

  With the rapid development of mobile communication systems, demands for the transmission of multimedia information using portable devices are increasing day by day. Nowadays, the fourth generation (4G) communication systems have been deployed in many countries. However, with an explosion of wireless devices and services, there are still some challenges that cannot be overcome even by 4G, such as the spectrum crisis. Therefore, wireless system designers have stared research on fifth generation (5G) wireless systems that are expected to be deployed beyond 2020. The millimeter wave (mm-wave) communication system and beam-forming technology are key technologies in 5G communication systems. In this article, we design and implement a millimeter wave active phased array antenna system. This 11GHz communication system can provide 1Gbps for the downlink over 200m within 250MHz bandwidth. Besides, we will discuss designed issues of different phased array antenna systems.

關鍵詞(Key Words)

毫米波(Millimeter wave)
相位陣列天線(Phased array antenna)
主動式相位陣列天線(Active phased array antenna)
波束成形(Beam-forming)
超外差(Superheterodyne)
載波聚合(Carrier aggregation)

1. 前言

  隨著多媒體的進步、其他加值服務與日益增加的連線裝置,對頻寬的需求量越來越大,第四代行動通訊已面臨挑戰, 因此,近年來各國開始著手第五代行動通訊技術的開發,預期在2020年能達到商轉的目標,歐洲針對5G計畫成立METIS( Mobile and wireless communications Enablers for the Twenty-Twenty Information Society)組織,其對5G通訊系統規格有較明確的定義,除了使用者端的傳輸速率要有10-100倍的提升外,單位面積下系統的行動資料量要有1000倍以上的提升, 根據Shannon-Hartley理論


  其中C代表通道容量,B代表頻寬,S代表接收到的訊號功率,N代表雜訊或是干擾功率,從式子中可以看出,若要提升通道容量,其一就是改善訊號對雜訊比,其二就是提高使用頻寬。

 在改善訊號對雜訊比部份,波束成形技術是目前用來改善訊號對雜訊比最常見的技術之一,其利用發射能量較集中的場型覆蓋目標裝置,除了能改善傳輸距離,也能降低對非目標裝置的干擾,進而改善訊號對雜訊比。

 在增加頻寬的部份,目前商用頻段的使用大部分在6GHz以下,在擁擠的頻譜下,有限的頻寬當中,如何取得足夠的頻譜增加傳輸速度是一大問題,載波聚合是其中一個技術,但是能夠取得的頻譜還是有限,另外一個方式則是往更高頻段發展,畢竟在高頻段除了使用率不高,而且寬頻帶取得容易。綜合上述,未來5G通訊系統將可能採用波束成形跟毫米波技術。

 相較於目前常使用低於6GHz的商用頻段,當無線信號於毫米波頻段傳播時,在空氣中傳輸損耗急遽地增加,因此,毫米波系統需要高增益天線與超高輸出功率的功率放大器(poweramplifier)克服傳輸損耗,值得一提的是, 超高功率的功率放大器的功率轉換效率不佳,意味著元件更耗電,另外,毫米波超高輸出功率放大器亦非常難實現。此外,由於目前5G系統的頻段尚未制定,各國際大廠對頻段的看法不一,因此,要如何針對頻帶變化做出快速的因應,也是設計5G毫米波相位陣列天線系統需要的考量之一。

 因此,在本論文,我們設計並且實現具有波束成形功能的毫米波主動式相位陣列天線系統,除了具有高增益天線,也利用主動式天線架構,克服毫米波超高輸出功率放大器問題,另外,系統具有可調整的中頻輸出頻率(70MHz至6GHz),故在硬體部分,只需要修改中頻至射頻電路與天線即可因應不同的頻帶。本文的第二部份主要是探討不同的相位陣列天線架構之優缺點,第三部份是5G毫米波通訊系統參數設計與相位陣列天線系統的設計,第四部份是相位陣列天線系統的實現,第五部份是結論。

2. 相位陣列天線架構

2.1 相位陣列天線-依據移相器分類

  要實現波束成形功能需要利用相位天線陣列,調整相位天線陣列中移相器的參數,則能夠調整天線波束的方向, 根據移相器所處的位置可分為四種架構:

  1. RF(Radio Frequency) 路徑波束成形(RF path beam-forming)架構[1]-[6]:移相器操作在RF頻帶,且在主訊號的路徑上,優點是架構比較簡單,混頻器的數目少,缺點是移相器損耗較大,因此,主訊號路徑損耗大,且高頻移相器相位解析度較低。
  2. LO(Local Oscillator) 路徑波束成形(LOpath beam-forming)架構[7]-[11]:移相器操作在LO頻帶,且在LO的路徑上,因此,移相器比較不會影響主訊號路徑,優點是主訊號路徑損耗小,缺點是混頻器數目多,且需要LO分配網路,天線數目越多時,LO分配網路實現難度越高。

  3. IF(Intermediate Frequency)路徑波束成形(IF path beam-forming)架構[12]、[13]:移相器操作在IF頻帶,優點是移相器的損耗小,且低頻移相器相位解析度高,缺點是混頻器數目多,且需要LO分配網路。

  4. 數位波束成形(Digital beam-forming)架構[14]-[17]:移相器在數位處理,優點是場型實現的自由度最高,缺點是每個天線需要額外的ADC或DAC來處理信號,故比較耗電。

圖1 相位陣列天線- RF路徑波束成形

圖1 相位陣列天線- RF路徑波束成形

圖2 相位陣列天線- LO路徑波束成形

圖2 相位陣列天線- LO路徑波束成形

圖3 相位陣列天線- IF路徑波束成形

圖3 相位陣列天線- IF路徑波束成形

圖4 相位陣列天線-數位波束成形

圖4 相位陣列天線-數位波束成形

2.2 主、被動相位陣列天線

  相位陣列天線可分為主動式(active)跟被動式(passive)兩種,如圖5所示。在主動式相位陣列天線中,訊號經過功率分配器至每個天線單元,接著經過移相器後,最後會再經過功率放大器放大,再經由天線輻射出去,而被動式相位陣列天線,各路的訊號經過移相器後,沒有經過功率放大器放大,直接由天線輻射出去,移相器通常視為一損耗元件。

圖5 主、被動相位陣列天線系統架構

圖5 主、被動相位陣列天線系統架構

  因此,N個天線的相位陣列天線,要發射出相同功率的條件下,被動式相位陣列天線需要一顆輸出功率相當高的功率放大器,才能夠補償移相器造成的損耗,而主動式相位陣列天線,訊號經過移相器後,會再利用功率放大器來補償移相器造成的損耗,所以只需要N 顆一般輸出功率的功率放大器即可達到同樣的輸出功率,然而非常高功率的功率放大器在低頻段可以實現出來,但越往高頻,受限於半導體製程卻很難實現,因此,在毫米波相位陣列天線的實現,我們採用主動式相位陣列天線的架構,克服毫米波超高功率放大器的問題。

表1 提出的系統之鏈路預算設計

表1 提出的系統之鏈路預算設計

3. 毫米波通訊系統設計

3.1 鏈路預算(Link budget )參數


                                                                            

  其中PRX表示接收到的功率,PTX表示發射功率,GTX表示發射端天線增益, LFS表示自由空間的損耗,LM表示其他損耗如fading、shadowing等其他損耗,GRX表示接收端天線增益。

  使用鏈路預算來決定實現的通訊系統的參數, 本論文以11GHz做為實現的頻段, 頻寬為250MHz,最遠傳輸距離200公尺,表1為提出的系統之鏈路預算參數,在200公尺內,下行最高資料傳輸速率可達1Gbps,需要注意的是,下行傳送端的線性輸出功率為32dBm, 要使用單顆功率放大器實現,在目前是很難達成的。

3.2 提出之主動式相位陣列天線架構

  在本論文中,射頻收發機架構採用超外差(superheterodyne)架構,也就是經過兩次升降頻,在中心頻率11GHz,頻寬250MHz,LO小於RF的情況下,其雜波響應(spurious response)分析如圖6所示,藍色條狀表示雜波所在,綠色區塊表示無雜波干擾,因此,射頻收發機的設計參數為中心頻率11GHz,頻寬250MHz,中頻頻率為1.5GHz。

圖6 LO<RF, 雜波響應分析

圖6 LO<RF, 雜波響應分析

  中頻到基頻的部分,則是利用現有的商用產品Analog devices的AD9361做後續的訊號處理,AD9361的輸出頻率從70MHz至6GHz,晶片能支援的最大頻寬約62.5MHz,因此,使用載波聚合的方式,利用四顆AD9361平行處理達到250MHz的頻寬。綜合前述的討論,本論文提出8×2主動式相位陣列天線系統架構如圖7所示,為TDD系統,圖7中的T/R模組詳列在圖8,T /R模組包含發射端的功率放大器以及接收端的低雜訊放大器(low noise amplifier),收發共用衰減器跟移相器。

圖7 8×2 主動式相位陣列天線系統架構

圖7 8×2 主動式相位陣列天線系統架構

圖8 T/R模組架構

圖8 T/R模組架構

4. 主動式相位陣列天線系統實現

4.1 主動式相位陣列系統電路

  根據前述圖7的架構,我們實現中心頻率為11GHz,頻寬為250MHz的8×2主動式相位陣列天線系統電路,如圖9所示,採用RogersRO4003C與FR4的複合板材,高頻電路層部份使用RO4003C,數位跟電源層部份使用FR4,此電路區分四部分,(1)電源模組(power module),提供整個系統所需要的電源。(2) 收發機(transceiver),負責訊號的升降頻、放大、雜訊濾除與收發切換。(3)SPI介面,外接FPGA,經由SPI 控制陣列系統的收發切換、鎖相迴路(phase lock loop, PLL)與T /R模組中的衰減器跟移相器。(4)8×2T/R模組,共16路的輸出,負責每路訊號的相位偏移、衰減量、訊號放大跟收發切換。


圖9 實現之11GHz相位陣列電路

圖9 實現之11GHz相位陣列電路

  以發射端單路而言,也就是從Tx IF至單路的RF out,可達35dB的增益,T /R模組發射端的P1dB約在30dBm, 根據表1的系統參數,整個系統需要達到32dBm的輸出功率,在8×2 T/R模組架構下,每顆功率放大器需要20dB的輸出功率,實現的電路模組符合系統需求。

4.2 陣列天線

  本論文中,使用horn天線架構實現8×2陣列天線,圖10為設計的天線單元分解圖,天線可分為兩部分,下半部為輻射patch,底板為RogersRO4003C 60mil厚度的板材,上半部金屬為鋁,形成horn antenna,訊號經由最底部的SMA接頭饋入至patch,然後輻射,再經由horn輻射而出,此天線單元的增益約為10.5dBi。

圖10 天線單元-horn天線

圖10 天線單元-horn天線

  圖11為實現之8×2天線陣列,圖12為每路天線量測的反射損耗(return loss) , 在頻帶10.875GHz至11.125GHz中,16路的反射損耗皆低於-15dB,表示16路的能量幾乎完全的饋入,圖13為水平方向的量測場型,天線增益約22dBi,符合前述系統的規劃。

圖11 實現之8×2陣列天線

圖11 實現之8×2陣列天線

圖12 單路天線反射損耗之量測結果

圖12 單路天線反射損耗之量測結果

圖13 8×2陣列天線場型量測結果

圖13 8×2陣列天線場型量測結果

4.3 主動式相位陣列天線系統

  將前述的兩部份(1)主動式相位陣列系統電路和(2)陣列天線,透過傳輸線連接,即為本論文實現之主動式相位陣列天線系統,如圖14所示,機殼內擺置圖9的電路,16個輸出連接至機殼的頂板,8×2天線陣列再透過傳輸線連接至頂板的16個SMA接頭,此8×2主動式相位陣列天線系統即為我們的基站,另外,在使用者端不需要相位陣列天線系統, 實現的使用者端電路如圖15所示,圖16為5G通訊系統測試平台,其操作中心頻率在為11GHz,頻寬250MHz,發射端即為本論文設計的8×2主動式相位陣列天線系統,圖15之電路接上天線則為接收端,圖片中間部分為中頻與基頻電路,此測試平台可進行即時的影像傳輸,最高傳輸速率約為1Gbps

圖14 實現之11GHz 8×2主動式相位陣列天線系統

圖14 實現之11GHz 8×2主動式相位陣列天線系統

圖15 實現之11GHz使用者端收發機

圖15 實現之11GHz使用者端收發機

圖16 5G通訊系統測試平台

圖16 5G通訊系統測試平台

5. 結論

  本論文除了探討各種相位陣列天線技術外,也提出毫米波通訊系統的設計及其參數,此系統操作在11GHz,傳輸頻寬250MHz,最遠傳輸距離200公尺,並針對此系統設計與實現8×2主動式相位陣列天線系統(基站端)和收發機(使用者端),此8×2主動式相位陣列天線系統具有高增益天線與等效超高輸出功率,並具有彈性輸出的中(70MHz至6GHz),經過測試平台驗證,在傳輸頻寬250MHz下,最高傳輸速率可達1Gbps,遠高於目前第四代行動通訊。因此,利用波束成形與毫米波技術提升傳輸速率, 將是下世代行動通訊系統發展重點。

參考文獻

  1. S. Emami, R. F. Wiser, E. Ali, M. G. Forbes, M.Q. Gordon, X. Guan, S. Lo, P. T. McElwee, J.Parker, J. R. Tani, J. M. Gilbert, and C. H. Doan,“A 60 GHz CMOS phased-array transceiver pair for multi-Gb/s wireless communications,” in Proc. IEEE Int. Solid-State Circuits Conf., San Francisco, CA, Feb. 2011, pp. 164–166.
  2. A. Valdes-Garcia, S. T. Nicolson, J.-W. Lai, A.Natarajan, P.-Y. Chen, S. K. Reynolds, J.-H. C.Zhan, D. G. Kam, D. Liu, and B. Floyd, “A fully integrated 16-element phased-array transmitter in SiGe BiCMOS for 60-GHz communications,”IEEE J. Solid-State Circuits, vol. 45, no. 12, pp.2757–2773, Dec. 2010.
  3. A. Natarajan, S. K. Reynolds, M.-D. Tsai, S. T.Nicolson, J.-H. C. Zhan, D. G. Kam, D. Liu,Y.-L. O. Huang, A. Valdes-Garcia, and B. A.Floyd, “A fully integrated 16-element phased-array receiver in SiGe BiCMOS for 60-GHz communications,” IEEE J. Solid-State Circuits, vol. 46, no. 5, pp. 1059–1075, May 2011.
  4. Y. Yu, P. G. M. Baltus, A. de Graauw, E. van der Heijden, C. S. Vaucher, and A. H. M. van Roermund, “A 60 GHz phase shifter integrated with LNA and PA in 65 nm CMOS for phased array systems,” IEEE J. Solid-State Circuits, vol.45, no. 9, pp. 1697–1709, Sep. 2010.
  5. S. Lin, K. B. Ng, H. Wong, K. M. Luk, S. S. Wong,and A. S. Y. Poon, “A 60-GHz digitally controlled RF beamforming array in 65-nm CMOS with off-chip antennas,” in Proc. IEEE Radio Frequency Integr. Circuits Conf., Baltimore, MD,Jun. 2011, DOI: 10.1109/RFIC.2011. 5940602.
  6. E. Cohen, C. G. Jakobson, S. Ravid, and D. Ritter,“A bidirectional TX/RX four-element phased array at 60 GHz with RF-IF conversion block in 90-nm CMOS process,” IEEE Trans. Microw. Theory Tech., vol. 58, no. 5, pp. 1438–1446, May 2010.

  7. H. Krishnaswamy and H. Hashemi, "A variable-phase ring oscillator and PLL architecture for integrated phased array transceivers,” IEEE J. Solid-State Circuits, vol. 43, no. 11, pp. 2446–2463,Nov. 2008.

  8. X. Guan, H. Hashemi, and A. Hajimiri, “A fully integrated 24-GHz eight-element phased-array receiver in silicon,” IEEE J. Solid-State Circuits,vol. 39, no. 12, pp. 2311–2320, Dec. 2004.

  9. K. Scheir, S. Bronckers, J. Borremans, P.Wambacq, and Y. Rolain, “A 52 GHz phased-array receiver front-end in 90 nm digital CMOS,” IEEE J. Solid-State Circuits, vol. 43, no. 12, pp.2651–2659, Dec. 2008.

  10. A. Natarajan, A. Komijani, X. Guan, A. Babakhani, and A. Hajimiri, “A 77-GHz phased-array transceiver with on-chip antennas in silicon: Transmitter and local LO-path phase shifting,” IEEE J. Solid-State Circuits, vol. 41, no.12, pp. 2807–2819, Dec. 2006.

  11. A. Babakhani, X. Guan, A. Komijani, A. Natarajan, and A. Hajimiri, “A 77-GHz phased-array transceiver with on-chip antennas in silicon: Receiver and antennas,” IEEE J. Solid-State Circuits, vol. 41, no. 12, pp. 2795–2806, Dec.2006.

  12. K. Raczkowski, W. D. Raedt, and B. Nauwelaers,“A wideband beamformer for a phased-array 60 GHz receiver in 40 nm digital CMOS,” in Int.Solid-State Circuits Conf. Dig. Tech. Papers, Feb.2010, pp. 40–41.

  13. M. Tabesh, J. Chen, C. Marcu, L. Kong, S. Kang,E. Alon, and A. Niknejad, “A 65 nm CMOS 4-element sub-34 mw/element 60 GHz phased-array transceiver,” in Proc. IEEE Int.Solid-State Circuits Conf., San Francisco, CA, Feb. 2011, pp. 166–168.

  14. D. G. Rahn, M. S. Cavin, F. F. Dai, N. H. W.Fong, R. Griffith, J. Macedo, A. D. Moore, J. W.M. Rogers, and M. Toner, “A fully integrated multiband MIMO WLAN transceiver RFIC,”IEEE J. Solid-State Circuits, vol. 40, no. 8, pp. 1629–1642, Aug. 2005.

  15. F. Tzeng, A. Jahanian, D. Pi, and P. Heydari, “A CMOS code-modulated path-sharing multi-antenna receiver front-end,” IEEE J.Solid-State Circuits, vol. 44, no. 5, pp.1321–1335, May 2009.

  16. H. Rafati and B. Razavi, “A receiver architecture for dual-antenna systems,” IEEE J.Solid-State Circuits, vol. 42, no. 6, pp.1291–1299, Jun. 2007.

  17. Y. A. Atesal, B. Cetinoneri, K. M. Ho, and G.M. Rebeiz, “A two-channel 8–20-GHz SiGe BiCMOS receiver with selectable IFs formultibeam phased-array digital beamforming applications,” IEEE Trans. Microw. Theory Tech., vol. 59, no. 3, pp. 716–726, Mar. 2011.

作者簡介

紀鈞翔

現任工研院資通所無線新應用射頻技術部工程師。2009年取得國立交通大學電信工程研究所博士學位。專長為毫米波系統設計、毫米波主、被動電路設計、封裝設計。
E-mail: chschi@itri.org.tw